ساخت یک کامپیوتر احتمالی اسپیرونیک مقیاس‌پذیر

محققان دانشگاه توهوکو، دانشگاه مسینا و دانشگاه کالیفرنیا، نسخه‌ای مقیاس‌پذیر از یک کامپیوتر احتمالی (P-computer) را با دستگاه‌های اسپینرنیک تصادفی ارائه کرده‌اند که برای مسائل محاسباتی سخت مناسب است.

کد خبر: ۱۰۴۹۹۸۰

دوشنبه - ۲۸ آذر ۱۴۰۱ / December 19, 2022

به گزارش گروه دانشگاه خبرگزاری دانشجو، محققان دانشگاه توهوکو، دانشگاه مسینا و دانشگاه کالیفرنیا، نسخه‌ای مقیاس‌پذیر از یک کامپیوتر احتمالی (P-computer) را با دستگاه‌های اسپینرنیک تصادفی ارائه کرده‌اند که برای مسائل محاسباتی سخت مناسب است.

قانون مور پیش‌بینی می‌کند که کامپیوتر‌ها به دلیل تکامل تراشه‌های نیمه هادی، هر دو سال یک بار سریع‌تر می‌شوند. در حالی که این همان چیزی است که از نظر تاریخی اتفاق افتاده است، اما تداوم این رونددر حال به تأخیر افتادن است. انقلاب در یادگیری ماشینی و هوش مصنوعی به معنای توانایی محاسباتی بسیار بالاتری است. محاسبات کوانتومی یکی از راه‌های رفع این چالش‌ها است، اما موانع قابل توجهی برای تحقق عملی کامپیوتر‌های کوانتومی مقیاس پذیر باقی‌مانده است.

P-computer بلوک‌های ساختمانی طبیعی تصادفی به نام بیت‌های احتمالی (P-BITS) را مهار می‌کند. بر خلاف بیت در کامپیوتر‌های سنتی، بیت‌های P بین حالت‌ها نوسان می‌کند. یک کامپیوتر P می‌تواند در دمای اتاق فعالیت کند و برای طیف گسترده‌ای از برنامه‌ها در یادگیری ماشین و هوش مصنوعی عمل می‌کند. درست مانند کامپیوتر‌های کوانتومی، P-Computers سعی در مقابله با الگوریتم‌های احتمالی با بهینه سازی و نمونه‌گیری ترکیبی می‌کند.

به تازگی، محققان دانشگاه توهوکو، دانشگاه پوردو و دانشگاه کالیفرنیا نشان داده‌اند که P-BIT‌ها می‌توانند با استفاده از دستگاه‌های اسپین‌ترونیک مناسب اصلاح شده به نام اتصالات تونل مغناطیسی تصادفی (SMTJ) به طور کارآمد تحقق یابند. تاکنون، P-Bits مبتنی بر SMTJ در مقیاس کوچک اجرا شد‌ه‌اند و فقط اثبات مفهوم p-computer اسپین‌ترونیک برای بهینه سازی ترکیبی و یادگیری ماشین نشان داده شده است.

این گروه تحقیقاتی نشان داد که چگونه P-BITS مبتنی بر SMTJ را می‌توان با تراشه‌های نیمه هادی معمولی و قابل برنامه ریزی، یعنی آرایه‌های دروازه قابل برنامه ریزی در زمینه (FPGA) ترکیب کرد. ترکیب “SMTJ + FPGA” اجازه می‌دهد تا شبکه‌های بسیار بزرگتر از P-BIT‌ها در سخت افزار اجرا شوند و فراتر از آزمایش‌های مقیاس کوچک قبلی باشند.

محققان همچنین عملکرد P-Computers مبتنی بر SMTJ را با سخت افزار محاسبات کلاسیک، مانند واحد‌های پردازش گرافیکی (GPU) و واحد‌های پردازش تانسور (TPU) مقایسه کردند. آن‌ها نشان دادند که کامپیوتر‌های P، با استفاده از یک SMTJ با کارایی بالا که قبلاً توسط تیمی از دانشگاه توهوکو نشان داده شده بود، می‌توانند نسبت به فناوری‌های معمولی به پیشرفت‌های گسترده‌ای در توان و مصرف برق دست یابند.

شونسوکفوکامی، از محققان این پروژه گفت: در حال حاضر، P-computer” S-MTJ + FPGA “نمونه اولیه با اجزای گسسته است. در آینده، P-Computers یکپارچه که از فناوری‌های دسترسی تصادفی (MRAM) فرآیند نیمه هادی استفاده می‌کنند ممکن است امکان پذیر شود، اما این امر به یک رویکرد مشترک با متخصصان در علم مواد، فیزیک، طراحی مدار و الگوریتم‌ها نیاز دارد.